可编程光子处理器迎来架构革新，为光仪器硬件提供新思路

面向 AI 算力、高速光通信与微波仪器对光子芯片并行能力的迫切需求，华中科技大学团队提出 OFPPA 全新架构，将波长维度引入二维可编程光网络，在功耗、功能密度上实现明显优化，为可编程光处理芯片的工程化落地提供一条可行路线。

可编程光子芯片被视作突破传统电子处理器物理瓶颈的核心硬件，对标电子 FPGA，可依靠一套硬件完成多种光信号处理功能，能够缩短开发周期、降低流片成本，近些年一直是光计算、高速光通信、微波光子仪器领域的研究热点。但现有主流方案仍存在固有架构缺陷，制约芯片并行处理性能提升。

当前绝大多数可编程光阵列基于 MZI 可调光网格架构设计，所有波长通道共用同一套网络配置，无法在不同波长上独立实现差异化信号处理。简单来说，一块芯片同一时刻只能执行一套网络逻辑，即便引入波分复用器件，也难以充分挖掘多波长并行算力，这已经成为限制可编程光子芯片向高性能仪器场景落地的现实瓶颈。

针对该行业痛点，华中科技大学光电信息学院、武汉光电国家研究中心团队联合海外科研机构，提出波分复用赋能的多核并行可编程光子处理器 OFPPA，首次把波长维度融入二维可编程光网络。

本次工作核心创新点在于采用 MRRMZI 复合结构作为芯片基础单元，在 MZI 双臂集成过耦合热光可调微环谐振器，依托六边形二维可重构网络，实现空间、波长双维度协同复用。不同于传统架构，同一片物理芯片，可在不同波长通道上独立构建互不干涉的光子网络，真正实现多波长并行运算。

实测数据体现出架构优势：芯片自由光谱范围达到 8 nm（1 THz）；调谐功耗 4.3 mW/π，相较传统 MZI 单元下降接近一个数量级；功能密度可达 169.6/mm²。更低调谐功耗意味着大规模阵列工作时整机热压力更小，更高的功能密度也有利于在有限芯片面积内部署更多处理内核，适配仪器小型化需求。

研究团队选取三类典型应用完成实验验证。芯片配置为可调谐带阻滤波器，实现 30 dB 以上消光比；在同一物理网格，对两路不同波长独立执行差异化矩阵运算；搭建光延迟网络完成微波光子双波束成形。滤波、光子矩阵运算、微波波束形成，覆盖光通信、光计算、微波仪器三类典型使用场景，验证了架构良好通用性。

现阶段，国内外可编程光子芯片大多聚焦空间维度阵列规模扩张，单纯增加单元数量，会同步带来功耗飙升、热串扰、控制复杂度提升等连锁问题。该研究跳出单纯扩规模思路，利用波长维度挖掘并行算力，为解决上述矛盾提供新的思路。

当然也要客观看到，该成果尚处于实验室验证阶段，距离商用仪器芯片，还需要面对器件良率、大规模阵列协同控制、长期工作稳定性等工程化考验。但该架构给出了一条差异化技术路径，对国产可编程光处理芯片、微波光子仪器硬件研发具备较高参考价值。