1、 题目内容 本设计采用单片机和现场可编程门阵列(FPGA)作为数字相位差计的核心部分。考虑到FPGA具有集成度高,I/O资源丰富,稳定可靠,可现场在线编程等优点,而单片机具有很好的人机接口和运算控制功能,本设计拟用FPGA和单片机相结合,构成整个书记的测... 1、 题目内容
本设计采用单片机和现场可编程门阵列(FPGA)作为数字相位差计的核心部分。考虑到FPGA具有集成度高,I/O资源丰富,稳定可靠,可现场在线编程等优点,而单片机具有很好的人机接口和运算控制功能,本设计拟用FPGA和单片机相结合,构成整个书记的测控主体。其中,FPGA主要负责采集两个待测信号相位差所对应的时间差,而单片机则负责读取FPGA采集到的数据,并根据这些数据计算待测信号的相位差,同时显示出待测信号相位差。整个系统发挥了FPGA各自的优势,具有高速而可靠的测控能力,具有比较强的数据处理能力,键盘输入及显示控制比较灵活,系统可扩展性能比较好,整个系统性价比比较好。
2、设计的要求
一、 基本要求
设计一个相位差测量电路
(1)频率范围:20Hz~100kHz。
(2)相位测量仪的输入阻抗≥100kΩ。
(3)相位测量误差≤2°。
(4)相位差数字显示:相位读数为0°~359.9°,分辨力为0.1°。
(5)允许两路输入方波信号峰-峰值可分别在2.5V~5V范围内变化。
二、 发挥部分
(1)能够测量频率。
(2)能够测量占空比。
(3)在保持相位测量仪测量误差和频率范围不变的条件下,扩展相位测量仪输入正弦电压峰-峰值至0.3V~5V范围。
(4)扩大测量波形范围。
由于本人大四上班了,没有时间做毕业设计,有的论文给小弟发一份,小弟不胜感激 邮箱:1071651353@qq.com 谢谢 可以后续加分的哦
几年之前的某些"JD"测量手段如今已成为常规方法。几乎每个工程师都可以讲述一些这样的经历
题目三 数字频率测量仪设计 一、设计内容: 采用MCS-51系列单片机进行数字频率计设计
我在资料里看到什么游标法、差分法、频差倍增法之类的,那么基于51单片机的数字频率计采用的是什么测量方法呢
如图 正弦波幅值 4V以下,频率计无示数 必须要4V以上 才会正确显示一个频率 这是什么原因啊
大家好!谁知道示波器和频率计的区别?修电脑主板主要测试各关键点信号、 频率用那种好? 跪求????。。。
1,用数字电路设计一个简易数字频率计 2,可测正弦波,方波至少两种波形 测量范围1HZ~10KHZ
做用51单片机做一个频率计,测量范围为0.1Hz~10kHz。思想是:用T0作为外部计数器,采样时间固定为
我是一个无线电爱好者,Z近做了几个发射模块都不知道它的频率,想买示波器或频谱分析仪可是贵的都离谱!那种台式
设计要求 设计一个能测量方波信号频率的频率计,测量结果用十进制数显示,测量的频率范围是1100KHz
Z近要做电子频率计,要用到计数芯片,请问有什么适合的芯片推荐一下?要常见的 个人认为采用经典的ICL7