求用VHDL语言设计一数字频率计

天天向上8517 2011-12-16 02:41:05 306 浏览

1，输入为矩形脉冲，频率范围0-99MHZ， 2，用五位数码管显示，只显示Z后结果，过程无需显示 3，单位为HZ KMZ两档，自动切换

参与评论

登录后参与评论

全部评论(2条)

谁来教我弹钢琴 2011-12-17 00:00:00

--功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。 nh

赞(11)

回复(0)

评论

评论
登录后参与评论
随便猪册一个 2011-12-17 00:00:00

已发送，请查收！不懂还可以hi我！

赞(19)

回复(0)

评论

评论
登录后参与评论

热门问答

求用VHDL语言设计一数字频率计: 1，输入为矩形脉冲，频率范围0-99MHZ， 2，用五位数码管显示，只显示Z后结果，过程无需显示 3，单位为HZ KMZ两档，自动切换

基于vhdl语言的8位数字频率计的设计: 论文要求：测量从1Hz到9999的信号频率，并将被测信的频率在数码管上显示出来，采用文本和图形混合设计的方法！请高人指点一下！我实在是不懂，Z好能给我发一份设计，邮箱是945876736@qq.com!万分感谢!!!!

用VHDL语言设计一个频率计: 问题补充是：用于测量1M Hz 以下数字脉冲信号的频率。闸门只有1S一档。测量结果在数码管上显示出来。不测信号脉宽，在实验台上完成调试。 (2)设计提示 ①频率计的基本工作原理如下：首先产生一系列准确闸门信号，例如1mS、0.1S和1S等，然后用这些闸门信号控... 问题补充是：用于测量1M Hz 以下数字脉冲信号的频率。闸门只有1S一档。测量结果在数码管上显示出来。不测信号脉宽，在实验台上完成调试。 (2)设计提示 ①频率计的基本工作原理如下：首先产生一系列准确闸门信号，例如1mS、0.1S和1S等，然后用这些闸门信号控制一个计数器对被测脉冲进行计数，Z后将结果显示出来。如果闸门信号是1S，那么1S内计数的结果就是被测信号的频率。如果闸门信号是1mS，那么计数结果是被测信号频率的千分之一，或者说结果是以KHz为单位的频率值。 ②频率计中，Z原始的时基信号准确度一定要高。用实验台上的100KHz时钟信号作原始时基信号。 ③1S的闸门信号是由100KHz时钟经5次10分频后，再经2分频产生。这样产生的闸门信号脉宽是1S，占空比是50%。在2S的时间内，1S用于计数，1S用于显示结果。 ④用于被测信号计数的计数器应采用十进制。测得的结果可直接送实验台上的六个数码管显示。每次对被测信号计数前，计数器应被清零。展开

VHDL语言设计滤波器: 设计FIR低通滤波器，系统频率为50MHz，通带截止频率Fpass为1MHz，阻带截止频率Fstop为4MHz，通带Z大衰减Apass为1dB，阻带Z小衰减Astop为30dB。程序和必要的程序注释谢谢

简易数字频率计 verilog语言设计: 要求：1、设计一个数字频率计，闸门时间为1秒，Z高可测频率为100Mhz. 2、频率由8位数码管显示输出。

如何用VHDL语言实现8位十进制数字频率计，恳请高手帮忙，求程序啊:

求设计一个数字频率计: 求设计一个数字频率计要求： 1) 频率测量范围：1HZ-10KHZ，10KHZ-100KHZ； 2）测量时间：T≤1.5S； 3）被测信号幅度:0.5V； 4) 具有四位十进制数字显示功能。

基于VHDL的数字频率计:

高分求简易数字频率计设计: 要求设计一个简易的数字频率计，其信号是给定的比较稳定的脉冲信号。设计内容： 1、测量信号：方波、正弦波、三角波； 2、测量频率范围: 1Hz~9999Hz； 3、显示方式：4位十进制数显示； 4、时基电路由由555构成的多谐振荡器产生（当标准时间... 要求设计一个简易的数字频率计，其信号是给定的比较稳定的脉冲信号。设计内容： 1、测量信号：方波、正弦波、三角波； 2、测量频率范围: 1Hz~9999Hz； 3、显示方式：4位十进制数显示； 4、时基电路由由555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）； 5、当被测信号的频率超出测量范围时，报警。设计报告书写格式： 1、选题介绍和设计系统实现的功能； 2、系统设计结构框图及原理； 3、采用芯片简介； 4、设计的完整电路以及仿真结果； 5、Protel绘制的电路原理图； 6、制作的PCB； 7、课程设计过程心得体会（负责了哪些内容、学到了什么、遇到的难题及解决方法等）。电子课程设计过程：系统设计→在Multisim2001下仿真→应用Protel 99SE绘制电路原理图→制作PCB→撰写设计报告仿真软件： Multisim 2001，Protel 99SE。展开

高分求基于VHDL简易数字频率计源程序，要求程序以module开头:

毕业设计数字频率计设计:

EDA设计：数字频率计: 要求： 1．输入为矩形脉冲，频率范围0~99MHz； 2．用五位数码管显示；只显示Z后的结果，不要将计数过程显示出来； 3．单位为Hz和KHz两档，自动切换。

Verilog 数字频率计设计: 要求LED显示频率为0到999HZ

数字频率计的设计: 二、数字频率计的设计任务书 1、简要说明：根据频率计的测频原理，按照测频量程需要，选择合适的时基信号即闸门时间，对输入被测信号进行计数，实现测频的目的。 2、任务和要求：设计一个3位十进制数字显示的数字式频率计，其频率测量范围在1MHz内。... 二、数字频率计的设计任务书 1、简要说明：根据频率计的测频原理，按照测频量程需要，选择合适的时基信号即闸门时间，对输入被测信号进行计数，实现测频的目的。 2、任务和要求：设计一个3位十进制数字显示的数字式频率计，其频率测量范围在1MHz内。量程分为10kHz、100kHz和1MHz三挡，即Z大读数分别为9.99 kHz、99.9 kHz和999 kHz。这里要求量程能够自动转换，具体要求如下： ① 当读数大于999时，频率计处于超量程状态，下一次测量时，量程自动增大1档； ② 当读数小于099时，频率计处于欠量程状态，下一次测量时，量程自动减小1档； ③ 当超过频率测量范围时，显示器溢出； ④ 采用记忆显示方式即计数过程中不显示数据，待计数过程结束后，显示测频结果，并将此显示结果保持到下次计数结束、显示时间不短于1s； ⑤ 小数点位置随量程变化自动移位； ⑥ 选做：增加测周期功能（量程为1ms、10ms、100ms三档，即Z大读书为9.99ms，99.9ms和999ms）用MAX-PLUSII或能实现的程序或者QUARTUS实现，好了追加100分，C语言的不行啊！用verilog HDL语言写。尽量详细些，Z好是以报告或论文的形式。程序要有注释展开

基于51单片机的数字频率计设计资料。要C语言的，谢谢。: 问题补充：需要原理图，源程序，等等。Z好是自己做完了调试能用的。有资料的请把完整的资料发到chenfeng_0213@163.com谢谢。

设计一个数字频率计，用quartus 2实现: 不管用什么，只要能实现就好，具体指标如下频率测量范围 1hz-100000hz 测量分辨率 1hz 测量通道灵敏度 50mvpp 通道输入阻抗不小于120K欧测量误差正负1 测量显示 6位数码管如果不能给个完整的方案，请提一些应该注意的地方。。比如50mvpp在哪里体现... 不管用什么，只要能实现就好，具体指标如下频率测量范围 1hz-100000hz 测量分辨率 1hz 测量通道灵敏度 50mvpp 通道输入阻抗不小于120K欧测量误差正负1 测量显示 6位数码管如果不能给个完整的方案，请提一些应该注意的地方。。比如50mvpp在哪里体现出来，输入阻抗在哪里体现，还有基本的我知道过程应该是测控信号发生器，计数器，锁存器，译码器，再到led显示模块，具体有什么注意的地方波形应该怎么样请讲一下。。 100分求解展开

求解释MATLAB语言，对于带通滤波器的设计: %带通滤波 %====================================================================== fBW=40e3; f=[0:3e3:4e5]; w=2*pi*f/fs; z=exp(w*j); BW=2*pi*fBW/fs; a=.8547;%BW=2(1-a)/sqrt(a) p=(j^2*a^2); gain=.135; Hz=gain*(z+1).*(z-1).... %带通滤波 %====================================================================== fBW=40e3; f=[0:3e3:4e5]; w=2*pi*f/fs; z=exp(w*j); BW=2*pi*fBW/fs; a=.8547;%BW=2(1-a)/sqrt(a) p=(j^2*a^2); gain=.135; Hz=gain*(z+1).*(z-1)./(z.^2-(p)); subplot(325); plot(f，abs(Hz)); title('带通滤波器'); grid on; Hz(Hz==0)=10^(8);%avoid log(0) subplot(326); plot(f，20*log10(abs(Hz))); grid on; title('Receiver -3dB Filter Response'); axis([1e5 3e5 -3 1]); 展开

有没有大神能帮忙用VHDL写简单的数字频率计的程序？:

fpga芯片是怎么识别，执行Vhdl语言的？？？？求了解芯片内部结构？？？:

急求：关于数电简易数字频率计的设计: 急求：要求： ⑴.设计一个简易数字频率计，用于测量数字信号的频率并显示，用一个开关控制频率计的起动和停止，并可对频率计置数。 ⑵.测频范围为0.1Hz到9999Hz。 ⑶.测量所需时基时间可调，分1秒和10秒两档。 ⑷.能连续循环测量显示，若用1秒档时要求6秒完... 急求：要求： ⑴.设计一个简易数字频率计，用于测量数字信号的频率并显示，用一个开关控制频率计的起动和停止，并可对频率计置数。 ⑵.测频范围为0.1Hz到9999Hz。 ⑶.测量所需时基时间可调，分1秒和10秒两档。 ⑷.能连续循环测量显示，若用1秒档时要求6秒完成一个循环，其中1秒计数测量；4秒显示结果；1秒清零。然后依次循环。10秒档则60秒完成一个循环。常见的元器件选择： •74160(74161)，10进制（16进制）计数器•555，•7474 双D触发器•7400(2输入端，4与非门)，•7404(6非门)，•7408(2输入，4与门)•7420(4输入，2与非门)， •7432（2输入端，4或门)，•7421(4输入端，双与门)，•7411(3输入端，3与门)，•7410(3输入端，3与非门)，•7402(2输入端，4或非门)，•7427(3输入端，3或非门)，展开

5月突出贡献榜

推荐主页

求用VHDL语言设计一数字频率计

联系我们

关注我们