verilog HDL 当S信号发生变化时，产生一个脉冲。

参与评论

评论

登录后参与评论

全部评论(3条)

• 

  轩辕_啸巩 2012-12-07 00:00:00

  module pulse( input wire CLK， input wire S， output wire A; ); reg [2:0] S_dly; always @(posedge CLK) begin S_dly <= {S_dly[1:0]， S}; end assign A = ^S_dly[2:1]; endmodule

  赞(8)

  回复(0)

  评论

  评论

  登录后参与评论

• 

  小小小筱炜 2012-12-09 00:00:00

  module level2pulse(clk，s，a); input clk，s; output a; reg temp_a; always@( posedge clk) temp_a <= s; assign a = temp_a ^ s;//S的上升下降都会生成脉冲 //assign a = ~temp_a & s;//S的上升会生成脉冲 //assign a = temp_a & ~s;//S的下降会生成脉冲 endmodule//

  赞(7)

  回复(0)

  评论

  评论

  登录后参与评论

• 

  盼╃字JUN团 2018-03-05 00:00:00

  …… reg S_delay; output A; always@(posedge CLK) S_delay <= S; assign A = S ^ S_delay; ……

  赞(19)

  回复(0)

  评论

  评论

  登录后参与评论