集成电路生产过程中有哪些主要的测试

CP是把坏的Die挑出来，可以减少封装和测试的成本。可以更直接的知道Wafer 的良率。FT是把坏的chip挑出来；检验封装的良率。

现在对于一般的wafer工艺，很多公司多把CP给省了；减少成本。

CP对整片Wafer的每个Die来测试

而FT则对封装好的Chip来测试。

CP  Pass 才会去封装。然后FT，确保封装后也Pass。

WAT是Wafer Acceptance Test，对专门的测试图形（test key）的测试，通过电参数来监控各步工艺是否正常和稳定；

CP是wafer level的chip probing，是整个wafer工艺，包括backgrinding和backmetal（if need），对一些基本器件参数的测试，如vt（阈值电压），Rdson（导通电阻），BVdss（源漏击穿电压），Igss（栅源漏电流），Idss（漏源漏电流）等，一般测试机台的电压和功率不会很高；

FT是packaged chip level的Final Test，主要是对于这个（CP passed）IC或Device芯片应用方面的测试，有些甚至是待机测试；

Pass FP还不够，还需要做process qual 和product qual

CP 测试对Memory来说还有一个非常重要的作用，那就是通过MRA计算出chip level 的Repair address，通过Laser Repair将CP测试中的Repairable die 修补回来，这样保证了yield和reliability两方面的提升。

CP是对wafer进行测试，检查fab厂制造的工艺水平

FT是对package进行测试，检查封装厂制造的工艺水平

对于测试项来说，有些测试项在CP时会进行测试，在FT时就不用再次进行测试了，节省了FT测试时间；但是有些测试项必须在FT时才进行测试（不同的设计公司会有不同的要求）

一般来说，CP测试的项目比较多，比较全；FT测的项目比较少，但都是关键项目，条件严格。但也有很多公司只做FT不做CP（如果FT和封装yield高的话，CP就失去意义了）。

在测试方面，CP比较难的是探针卡的制作，并行测试的干扰问题。FT相对来说简单一点。还有一点，memory测试的CP会更难，因为要做redundancy analysis，写程序很麻烦。

CP在整个制程中算是半成品测试，目的有2个，1个是监控前道工艺良率，另一个是降低后道成本（避免封装过多的坏芯片），其能够测试的项比FT要少些。Z简单的一个例子，碰到大电流测试项CP肯定是不测的（探针容许的电流有限），这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了（可以提GX率），所以有时会觉得FT的测试项比CP少很多。

应该说WAT的测试项和CP/FT是不同的。CP不是制造（FAB）测的！

而CP的项目是从属于FT的（也就是说CP测的只会比FT少），项目完全一样的；不同的是卡的SPEC而已；因为封装都会导致参数漂移，所以CP测试SPEC收的要比FT更紧以确保Z终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die，在CP是通过trimming来定向确定做成其系列中的某一款，这是解决相似电路节省光刻版的较佳方案；所以除非你公司的wafer封装成device是唯（）一的，且WAT良率在99%左右，才会盲封的。

据我所知盲封的DH很少很少，风险实在太大，不容易受控。

WAT：wafer level 的管芯或结构测试

CP：wafer level 的电路测试含功能

FT：device level 的电路测试含功能

CP=chip probing

FT=Final Test

CP 一般是在测试晶圆，封装之前看，封装后都要FT的。不过bump wafer是在装上锡球，probing后就没有FT

FT是在封装之后，也叫“终测”。意思是说测试完这道就直接卖去做application。

CP用prober，probe card。FT是handler，socket

CP比较常见的是room temperature=25度，FT可能一般就是75或90度

CP没有QA buy-off（质量认证、验收），FT有

CP两方面

1. 监控工艺，所以呢，觉得probe实际属于FAB范畴

2. 控制成本。Financial fate。我们知道FT封装和测试成本是芯片成本中比较大的一部分，所以把次品在probe中reject掉或者修复，Z有利于控制成本

FT:

终测通常是测试项Z多的测试了，有些客户还要求3温测试，成本也Z大。

至于测试项呢，

1. 如果测试时间很长，CP和FT又都可以测，像trim项，加在probe能显著降低时间成本，当然也要看客户要求。

2. 关于大电流测试呢，FT多些，但是我在probe也测过十几安培的功率mosfet，一个PAD上十多个needle。

3. 有些PAD会封装到device内部，在FT是看不到的，所以有些测试项只能在CP直接测，像功率管的GATE端漏电流测试Igss

CP测试主要是挑坏die，修补die，然后保证die在基本的spec内，function well。

FT测试主要是package完成后，保证die在严格的spec内能够function。

CP的难点在于，如何在Z短的时间内挑出坏die，修补die。

FT的难点在于，如何在Z短的时间内，保证出厂的Unit能够完成全部的Function。

集成电路测试仪使用方法

集成电路（IC）测试仪是电子产品制造和维护中的重要工具，它能够帮助工程师检查和验证集成电路的性能，确保产品的质量与稳定性。正确使用集成电路测试仪不仅能够提高工作效率，还能减少测试中的误差。本文将详细介绍集成电路测试仪的使用方法，帮助您更好地理解如何通过这一工具有效检测和诊断集成电路。

一、准备工作

在使用集成电路测试仪之前，首先需要做好相关的准备工作。测试人员应当确认测试仪的电源已经正常接入，并且电池电量充足。如果是便携式测试仪，确保电池电量至少能维持整个测试周期。测试仪的接口应当与集成电路的脚位相匹配，确保能够顺利连接进行测试。还应准备相关的测试电缆和转接头，以便于在不同类型的测试中使用。

二、连接集成电路

在测试集成电路之前，首先需要确保测试仪与待测的集成电路正确连接。测试时，应使用合适的夹具或适配器来固定集成电路，防止接触不良或损坏芯片。通过测试仪提供的引脚图或脚位标示，将电缆正确连接至IC的相应引脚。特别注意，连接时需要避免电源反接，这样可能会导致芯片损坏。

三、选择测试模式

集成电路测试仪通常具有多种测试模式，包括但不限于静态测试、动态测试和功能测试。静态测试主要用于检查电路的基本工作状态，确保每个引脚的电压和电流是否在正常范围内；动态测试则是通过模拟电路在工作状态下的各种操作，检查其响应和性能；功能测试则是通过特定的测试程序，验证集成电路是否能够完成预期的功能。根据实际需求，选择适当的测试模式能够提高测试效率，减少不必要的操作步骤。

四、开始测试

在完成连接和选择测试模式后，点击开始按钮进行测试。测试仪会通过内部程序对集成电路进行一系列的检测，测试过程通常会显示出电压、电流、波形等数据，测试人员应根据这些信息进行分析，判断集成电路的工作状态是否正常。如果测试结果偏离了预定的标准值，可能意味着集成电路存在故障或性能不良，需要进一步检查或更换。

五、分析测试结果

测试结束后，分析测试结果是至关重要的一步。测试仪通常会显示各项测试数据，包括每个引脚的电压值、波形、频率等。工程师需要根据这些数据与集成电路的规格进行比对，判断是否符合预期标准。如果有异常，需要进一步检查连接是否良好，或者确认是否有其他因素干扰了测试。对于一些复杂的故障，可能需要借助示波器或其他辅助工具进行更精细的分析。

六、注意事项

在使用集成电路测试仪的过程中，有几个注意事项需要特别强调。测试人员应熟悉集成电路的基本原理与结构，了解每个引脚的功能，以便在测试过程中迅速识别问题所在。确保测试仪的各项设置和校准正确，以避免误操作带来的数据误差。测试过程中应保持环境清洁，避免静电或其他干扰因素影响测试结果。

总结

集成电路测试仪是一款不可或缺的工具，广泛应用于集成电路的生产、维修和研究领域。通过正确的操作方法，能够有效提高集成电路的检测效率和准确性。在测试过程中，操作人员不仅要掌握基本的使用技巧，还应结合实际情况，灵活运用测试模式和分析方法，确保测试结果的可靠性。