全部评论(1条)
-
- cj620976 2011-04-12 00:00:00
- http://cdmd.cnki.com.cn/Article/CDMD-10295-2009250206.htm
-
赞(16)
回复(0)
热门问答
- 谁会做基于FPGA的DDS调频信号发生器的VHDL程序
2011-04-11 02:53:50
368
1
- DDS信号发生器与DDS调频信号发生器有何区别？？
2011-12-07 14:03:53
286
2
- 基于FPGA的高精度DDS频率计的设计
- 课题要求是 基于FPGA设计输出100KHz到1MHz +/- 1KHz的正弦波频率， 1KHz步进，并用数模转换器差分电路等得到稳定的正弦波输出。 （1） FPGA可采用CYCLONE。（2） 熟悉Verilog 和VHDL （3） 可通过数码管或LCD显示相关频率数据。 求各路大神指点迷津 有消息请... 课题要求是 基于FPGA设计输出100KHz到1MHz +/- 1KHz的正弦波频率， 1KHz步进，并用数模转换器差分电路等得到稳定的正弦波输出。 （1） FPGA可采用CYCLONE。（2） 熟悉Verilog 和VHDL （3） 可通过数码管或LCD显示相关频率数据。 求各路大神指点迷津 有消息请联系我详谈 重谢！ 展开
2015-04-22 13:25:59
334
1
- 求基于FPGA的信号发生器 毕业设计
- 设计一种基于FPGA的新型可调信号发生器，要求通过QuartusII软件及VHDL编程语言设计定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能。... 设计一种基于FPGA的新型可调信号发生器，要求通过QuartusII软件及VHDL编程语言设计定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能。设计要求可产生正弦波、方波、三角波和锯齿波4种波形信号。邮箱：564710692@qq.com 多谢~ 展开
2012-04-07 19:14:23
450
2
- 基于fpga的信号发生器设计怎么做
2018-11-22 01:25:10
392
0
- 基于dds的信号发生器和基于单片机的信号发生器相比有什么优势？
- 在设计的电路中各个参数都是根据什么确定的... 在设计的电路中各个参数都是根据什么确定的 展开
2013-06-08 15:26:52
359
2
- 基于单片机的DDS信号发生器，谁有做好的，求助！
2018-11-30 04:07:44
388
0
- 基于VHDL的数字频率计
2011-08-13 05:50:24
273
1
- 你那有基于fpga的信号发生器的资料么？
2012-05-24 06:14:06
275
1
- 基于DDS的多路信号相位差可调的信号发生器的设计
- 这是我毕业设计的题目哪位高手帮忙提供一些资料急需！！！！... 这是我 毕业设计的题目 哪位高手帮忙提供一些资料 急需！！！！ 展开
2010-05-02 18:24:35
294
2
- DDS信号发生器
- DDS信号发生器DDS信号发生器，是干什么用，用在什么设备上，DDS信号发生器，编程什么意思... DDS信号发生器DDS信号发生器，是干什么用，用在什么设备上，DDS信号发生器，编程什么意思 展开
2016-06-14 00:05:31
243
1
- DDS(信号发生器)
- 方案一：采用芯片AD9850方案二:采用FPGA的方法来实现该电路所包含的模块:输入，显示，D/A转换，LPF.参数：1，分辨率2，频率范围20-1KHz（步进可调）3，幅度（步进可调）求：相关资料和原... 方案一：采用芯片AD9850 方案二:采用FPGA的方法来实现 该电路所包含的模块:输入，显示，D/A转换，LPF. 参数：1，分辨率 2，频率范围20-1KHz（步进可调）3，幅度（步进可调） 求：相关资料和原理图........ 邮箱：fengyun1513@yahoo.com.cn 展开
2009-07-19 08:49:59
353
1
- 基于FPGA的函数信号发生器如何设置引脚？谢谢
2012-10-28 02:14:03
251
1
- 做个DDS信号发生器用altera公司的什么FPGA芯片?为什么？谢谢
2012-05-13 01:17:58
377
2
- 基于FPGA的数字频率计
- 不要子模块，，要一个完整的代码，不用调用，直接可以编译的。。拜托了。。。。是用的VHDL语言。。
2016-02-12 15:47:21
302
1
- EDA的调频信号发生器的程序及课程设计报告，要求如下：
- 要求：能将FPGA内部产生的低频信号进行调制，也能选择外部输入的幅度小于4V的低频模拟信号进行调制，输出信号的载波频率为100KHz。输出波形峰-峰值大于2V。... 要求：能将FPGA内部产生的低频信号进行调制，也能选择外部输入的幅度小于4V的低频模拟信号进行调制，输出信号的载波频率为100KHz。输出波形峰-峰值大于2V。 展开
2011-06-20 23:15:22
302
2
- 哪位学长给点基于FPGA做信号发生器的资料啊
- 做毕设用的。有的话发邮箱：songpengpeng1987@sina.com谢谢啦... 做毕设用的。有的话发邮箱：songpengpeng1987@sina.com 谢谢啦 展开
2009-04-10 21:32:04
219
1
- fpga设计的等精度频率计如何测出dds信号发生器产生的正弦信号的频率？
- 将正弦信号经ad转换后送入fpga板子，然后该怎么处理？
2011-08-24 15:01:16
334
4
- 求基于单片机的低频信号发生器的原理图和程序
- 需要的是4*4键盘DAC0832滤波电路放大电路AT89C51液晶显示... 需要的是4*4键盘 DAC0832 滤波电路 放大电路 AT89C51 液晶显示 展开
2015-04-15 00:58:46
239
2
- VHDL序列信号发生器问题
- 编好的程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMY_100110ISPORT(CLK:INSTD_LOGIC;Z:OUTSTD_LOGIC);ENDMY_100110;ARCHITECTURERTLOFMY_100110ISTYPESTATE_TYPEIS(S0，... 编好的程序如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MY_100110 IS PORT( CLK:INSTD_LOGIC; Z :OUTSTD_LOGIC ); END MY_100110; ARCHITECTURE RTL OF MY_100110 IS TYPE STATE_TYPE IS(S0，S1，S2，S3，S4，S5); SIGNAL CURRENT_STATE，NEXT_STATE:STATE_TYPE; BEGIN SYNCH: PRECESS BEGIN WAIT UNTIL CLK'EVENT AND CLK='1'; CURRENT_STATE<=NEXT_STATE; END PROCESS; STATE_TRANS:PROCESS(CURRENT_STATE) BEGIN CASE CURRENT_STATE IS WHEN S0=> NEXT_STATE<=S1; Z<='1'; WHEN S1=> NEXT_STATE<=S2; Z<='0'; WHEN S2=> NEXT_STATE<=S3; Z<='0'; WHEN S3=> NEXT_STATE<=S4; Z<='1'; WHEN S4=> NEXT_STATE<=S5; Z<='1'; WHEN S5=> NEXT_STATE<=S0; Z<='0'; END CASE; END PROCESS; END RTL; 用quartusⅡ运行有5个错误，限于水平有限，求大神帮助修改！ 展开
2011-10-04 07:33:37
367
1
12月突出贡献榜
推荐主页
最新话题
-
- #八一建军节——科技铸盾，仪器护航#
- 如何选择到合适的磷青铜绞线？磷青铜绞线的质量...如何选择到合适的磷青铜绞线？磷青铜绞线的质量解析和如何选择到合适的绞线？磷青铜绞线是一种特殊的铜合金导线，由铜、锡和磷等元素组成，具有很好的机械性能、电气性能和耐腐蚀性。磷青铜绞线基本定义与特性：磷青铜是铜与锡、磷的合金，质地坚硬，可制弹簧。典型成分为铜(90%)、锡(6-9%)及磷(0.03-0.6%)锡元素提升合金的强度和耐腐蚀性，磷则细化晶粒、增强耐磨性铸造性能。耐磨性：表面氧化层使其在特殊环境下耐腐蚀，使用寿命长导电性：保持铜很好导电性能的同时有化电子传输路径非铁磁性：不含铁元素，避免在强磁场环境中产生额外能量损耗弹性：受到外力作用时能迅速恢复原状
- 八一建军节 铁血铸军魂
沪公网安备 31011502008050号
参与评论
登录后参与评论