问答社区

你那有基于fpga的信号发生器的资料么？

一口浓烟吐未来 2012-05-24 06:14:06 255 浏览

参与评论

登录后参与评论

全部评论(1条)

aM妙音芳菲M 2012-05-25 00:00:00

网上有很多，可以找一下

赞(15)

回复(0)

评论

评论
登录后参与评论

热门问答

你那有基于fpga的信号发生器的资料么？:

哪位学长给点基于FPGA做信号发生器的资料啊: 做毕设用的。有的话发邮箱：songpengpeng1987@sina.com谢谢啦... 做毕设用的。有的话发邮箱：songpengpeng1987@sina.com 谢谢啦展开

求基于FPGA的信号发生器毕业设计: 设计一种基于FPGA的新型可调信号发生器，要求通过QuartusII软件及VHDL编程语言设计定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能。... 设计一种基于FPGA的新型可调信号发生器，要求通过QuartusII软件及VHDL编程语言设计定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能。设计要求可产生正弦波、方波、三角波和锯齿波4种波形信号。邮箱：564710692@qq.com 多谢~ 展开

基于fpga的信号发生器设计怎么做:

基于FPGA的函数信号发生器如何设置引脚？谢谢:

基于FPGA的数字频率计: 不要子模块，，要一个完整的代码，不用调用，直接可以编译的。。拜托了。。。。是用的VHDL语言。。

谁会做基于FPGA的DDS调频信号发生器的VHDL程序:

基于fpga的逻辑分析仪中的fpga起什么作用:

关于FPGA信号发生器: 只有波形ROM的VHDL语言和电路图能够进行仿真吗？QuartusII7.2(32-Bit)自带仿真吗？仿真时参数要怎么调试... 只有波形ROM的VHDL语言和电路图能够进行仿真吗？ Quartus II 7.2 (32-Bit)自带仿真吗？仿真时参数要怎么调试展开

求助：基于fpga的半导体激光器控制系统:

基于FPGA 的简易频率计设计: 基于FPGA 的简易频率计设计利用FFT模块（点数512）对信号进行频谱分析，用SignalTap 显示频谱设计程序找出频率值。

基于FPGA正弦波发生器的设计: 二、设计目标：1）设计一个正弦信号发生器，并确定频率范围；2）实现频率的步进可调功能；3）确定信号发生器的稳定性及其频率精度；4）实现频率和幅度的显示功能。我的QQ：185574352急... 二、设计目标： 1）设计一个正弦信号发生器，并确定频率范围； 2）实现频率的步进可调功能； 3）确定信号发生器的稳定性及其频率精度； 4）实现频率和幅度的显示功能。我的QQ：185574352 急求！！！！！！！！！！！！！！！展开

有没有可以做基于fpga的函数信号发生器的毕设的，急求~: 付钱的，不是无偿... 付钱的，不是无偿展开

基于单片机的信号发生器: 请问有哪位知道这个图里面的这些元器件在哪个ISIS7里面的名称是啥，有些我找不到啊... 请问有哪位知道这个图里面的这些元器件在哪个ISIS7里面的名称是啥，有些我找不到啊展开

基于DAC0832的信号发生器: 我想弄一个基于DAC0832的信号发生器，用LM358双运放，能够做到频率和幅度可调的，PO做数据端口，P2.0到P2.3都是接了按键，能不能给个程序参考一下！！幅度我都能达到，就频率比较麻烦... 我想弄一个基于DAC0832的信号发生器，用LM358双运放，能够做到频率和幅度可调的，PO做数据端口，P2.0到P2.3都是接了按键，能不能给个程序参考一下！！幅度我都能达到，就频率比较麻烦~正弦波也是！！高分回报~谢谢！！频率是1HZ~5KHZ的~幅度是5V 感谢一楼的回答，但是考虑到成本，不用DDS来弄~就是用51单片机来定时处理频率问题，能实现吗？展开

急求基于FPGA的频率计设计: 要求：测量范围0.1HZ到50MHZ，测频精度万分之一，脉宽测试范围0.1s到1s，占空比精度1%到99%。（注：软件用的是quartus 2)。各程序的作用介绍详细点（特别是上面几个要求的地方），我会加分的，当然能完成编译和仿真的，我会加的更多。可以百度附件发给我。Z... 要求：测量范围0.1HZ到50MHZ，测频精度万分之一，脉宽测试范围0.1s到1s，占空比精度1%到99%。（注：软件用的是quartus 2)。各程序的作用介绍详细点（特别是上面几个要求的地方），我会加分的，当然能完成编译和仿真的，我会加的更多。可以百度附件发给我。Z后，谢谢。展开

基于FPGA的数据采集系统怎么做啊？:

能否帮我找篇基于FPGA的信号发生器的外文文献啊。我都急死了。:

基于FPGA的高精度DDS频率计的设计: 课题要求是基于FPGA设计输出100KHz到1MHz +/- 1KHz的正弦波频率， 1KHz步进，并用数模转换器差分电路等得到稳定的正弦波输出。（1） FPGA可采用CYCLONE。（2）熟悉Verilog 和VHDL （3）可通过数码管或LCD显示相关频率数据。求各路大神指点迷津有消息请... 课题要求是基于FPGA设计输出100KHz到1MHz +/- 1KHz的正弦波频率， 1KHz步进，并用数模转换器差分电路等得到稳定的正弦波输出。（1） FPGA可采用CYCLONE。（2）熟悉Verilog 和VHDL （3）可通过数码管或LCD显示相关频率数据。求各路大神指点迷津有消息请联系我详谈重谢！展开

基于FPGA的频率计或万年历的课程设计: 我们在做基于FPGA的课程设计我选的是频率计（万年历也可以）但是做不出来啊谁有这个报告拜托发一份呗马上就要交了要求基于FPGA 使用Verilog HDL 语言编程序软件是Quartus II 我们用的开发板是DE2-70 有的拜托发一份看用户名就... 我们在做基于FPGA的课程设计我选的是频率计（万年历也可以）但是做不出来啊谁有这个报告拜托发一份呗马上就要交了要求基于FPGA 使用Verilog HDL 语言编程序软件是Quartus II 我们用的开发板是DE2-70 有的拜托发一份看用户名就知道怎么发了拜托了展开

5月突出贡献榜

推荐主页

最新话题

Copyright 2004-2025 yiqi.com All Rights Reserved , 未经书面授权 , 页面内容不得以任何形式进行复制