基于FPGA的频率计或万年历的课程设计

hrftqhy 2015-01-08 03:30:20 393 浏览

我们在做基于FPGA的课程设计我选的是频率计（万年历也可以）但是做不出来啊谁有这个报告拜托发一份呗马上就要交了要求基于FPGA 使用Verilog HDL 语言编程序软件是Quartus II 我们用的开发板是DE2-70 有的拜托发一份看用户名就... 我们在做基于FPGA的课程设计我选的是频率计（万年历也可以）但是做不出来啊谁有这个报告拜托发一份呗马上就要交了要求基于FPGA 使用Verilog HDL 语言编程序软件是Quartus II 我们用的开发板是DE2-70 有的拜托发一份看用户名就知道怎么发了拜托了展开

参与评论

登录后参与评论

全部评论(4条)

xxorockxxo 2015-01-09 00:00:00

基于FPGA的频率计或万年历的课程设计依照你的数据要求。。。来给弄好。。。

赞(2)

回复(0)

评论

评论
登录后参与评论
堀米尚纪 2015-01-09 00:00:00

可以定做一份

赞(13)

回复(0)

评论

评论
登录后参与评论
翌樾 2015-01-09 00:00:00

GA的课程设计我选的是频率计（万年历也可以）但知道更多办

赞(6)

回复(0)

评论

评论
登录后参与评论
shunhua804 2015-01-09 00:00:00

FPGA的频率计或万年历。。速来拿走。。

赞(11)

回复(0)

评论

评论
登录后参与评论

登录或新用户注册

微信登录
密码登录
短信登录

请用手机微信扫描下方二维码
快速登录或注册新账号

微信扫码，手机电脑联动

注册登录即表示同意《仪器网服务条款》和《隐私协议》

热门问答

基于FPGA的频率计或万年历的课程设计: 我们在做基于FPGA的课程设计我选的是频率计（万年历也可以）但是做不出来啊谁有这个报告拜托发一份呗马上就要交了要求基于FPGA 使用Verilog HDL 语言编程序软件是Quartus II 我们用的开发板是DE2-70 有的拜托发一份看用户名就... 我们在做基于FPGA的课程设计我选的是频率计（万年历也可以）但是做不出来啊谁有这个报告拜托发一份呗马上就要交了要求基于FPGA 使用Verilog HDL 语言编程序软件是Quartus II 我们用的开发板是DE2-70 有的拜托发一份看用户名就知道怎么发了拜托了展开

基于FPGA 的简易频率计设计: 基于FPGA 的简易频率计设计利用FFT模块（点数512）对信号进行频谱分析，用SignalTap 显示频谱设计程序找出频率值。

急求基于FPGA的频率计设计: 要求：测量范围0.1HZ到50MHZ，测频精度万分之一，脉宽测试范围0.1s到1s，占空比精度1%到99%。（注：软件用的是quartus 2)。各程序的作用介绍详细点（特别是上面几个要求的地方），我会加分的，当然能完成编译和仿真的，我会加的更多。可以百度附件发给我。Z... 要求：测量范围0.1HZ到50MHZ，测频精度万分之一，脉宽测试范围0.1s到1s，占空比精度1%到99%。（注：软件用的是quartus 2)。各程序的作用介绍详细点（特别是上面几个要求的地方），我会加分的，当然能完成编译和仿真的，我会加的更多。可以百度附件发给我。Z后，谢谢。展开

基于FPGA的高精度DDS频率计的设计: 课题要求是基于FPGA设计输出100KHz到1MHz +/- 1KHz的正弦波频率， 1KHz步进，并用数模转换器差分电路等得到稳定的正弦波输出。（1） FPGA可采用CYCLONE。（2）熟悉Verilog 和VHDL （3）可通过数码管或LCD显示相关频率数据。求各路大神指点迷津有消息请... 课题要求是基于FPGA设计输出100KHz到1MHz +/- 1KHz的正弦波频率， 1KHz步进，并用数模转换器差分电路等得到稳定的正弦波输出。（1） FPGA可采用CYCLONE。（2）熟悉Verilog 和VHDL （3）可通过数码管或LCD显示相关频率数据。求各路大神指点迷津有消息请联系我详谈重谢！展开

基于FPGA做万年历跟数字频率计哪个比较简单一点？: 外围器件都需要什么有什么区别

求基于FPGA的等精度频率计设计毕业论文: 采用等精度测频原理进行数字频率计设计，小车了对被测信号计数产生的误差，测量精度得以提升。本课题要求完成基于FPGA的等精度频率计的应用方案设计，并在DE2-70上进行验证。参数要求：测量信号为方波，频率范围：1HZ~9999Hz 测量误差<0.017% 采用液晶模... 采用等精度测频原理进行数字频率计设计，小车了对被测信号计数产生的误差，测量精度得以提升。本课题要求完成基于FPGA的等精度频率计的应用方案设计，并在DE2-70上进行验证。参数要求：测量信号为方波，频率范围：1HZ~9999Hz 测量误差<0.017% 采用液晶模块进行显示，显示刷下时间1~3秒可调具有清零功能各位大神可以发我QQ邮箱 395107842@qq.com 谢谢了！！展开

基于FPGA的数字频率计: 不要子模块，，要一个完整的代码，不用调用，直接可以编译的。。拜托了。。。。是用的VHDL语言。。

基于FPGA的频率计设计毕业论文。。请高手帮忙，有重谢。。: 通过FPGA运用VHDL编程设计一个数字式频率计，精度范围在1HZ～10KHz，给出实现代码和仿真波形。(运用的软件QUARTUSII) 采用单片机、FPGA等设计并制作一台数字显示的简易频率计。 1.频率计是干什么的? (这是什么东西 1。干什么的 2。参数指标） 2.用FPG... 通过FPGA运用VHDL编程设计一个数字式频率计，精度范围在1HZ～10KHz，给出实现代码和仿真波形。(运用的软件QUARTUSII) 采用单片机、FPGA等设计并制作一台数字显示的简易频率计。 1.频率计是干什么的? (这是什么东西 1。干什么的 2。参数指标） 2.用FPGA 模块化 3.软件介绍 4.总结+附录参考资料展开

基于单片机的频率计: 哪位大侠有基于单片机频率计的设计，范围1HZ到100MHZ，希望能不吝赐教啊。自己做的频率计仿真达不到要求。只能达到10M，卡在哪了，做不下去了。O(∩_∩)O谢谢了。

基于fpga的逻辑分析仪中的fpga起什么作用:

求助：基于fpga的半导体激光器控制系统:

求基于FPGA的信号发生器毕业设计: 设计一种基于FPGA的新型可调信号发生器，要求通过QuartusII软件及VHDL编程语言设计定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能。... 设计一种基于FPGA的新型可调信号发生器，要求通过QuartusII软件及VHDL编程语言设计定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能。设计要求可产生正弦波、方波、三角波和锯齿波4种波形信号。邮箱：564710692@qq.com 多谢~ 展开

基于fpga的信号发生器设计怎么做:

基于FPGA正弦波发生器的设计: 二、设计目标：1）设计一个正弦信号发生器，并确定频率范围；2）实现频率的步进可调功能；3）确定信号发生器的稳定性及其频率精度；4）实现频率和幅度的显示功能。我的QQ：185574352急... 二、设计目标： 1）设计一个正弦信号发生器，并确定频率范围； 2）实现频率的步进可调功能； 3）确定信号发生器的稳定性及其频率精度； 4）实现频率和幅度的显示功能。我的QQ：185574352 急求！！！！！！！！！！！！！！！展开

怎么做基于STM32的频率计:

基于单片机的频率计设计: 设计要求设计一个以单片机为核心的频率测量装置。使用AT89C51单片机的定时器/计数器的定时和计数功能，外部扩展6位LED数码管，要求累计每秒进入单片机的外部脉冲个数，用LED数码管显示出来。(1)被测频率fx＜110Hz，采用测周法，显示频率×××. ×××；fx＞1... 设计要求设计一个以单片机为核心的频率测量装置。使用AT89C51单片机的定时器/计数器的定时和计数功能，外部扩展6位LED数码管，要求累计每秒进入单片机的外部脉冲个数，用LED数码管显示出来。(1)被测频率fx＜110Hz，采用测周法，显示频率×××. ×××；fx＞110Hz，采用测频法，显示频率××××××。(2)利用键盘分段测量和自动分段测量。(3)完成单脉冲测量，输入脉冲宽度范围是100ms～0.1s。(4)显示脉冲宽度要求如下。Tx＜1000ms，显示脉冲宽度×××。Tx＞1000ms，显示脉冲宽度××××。求大神给个程序，给个设计方，您之前给的失效了，谢谢大神展开

FPGA，频率计，数码管显示问题！: 做频率计，到数码管显示，烧入板中，显示乱码，不知道什么问题，也不知道扫描时钟怎么设置，下面程序的CLK，指的是什么？？求大神解答！ LIBRARY IEEE; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity display is port(in7，in... 做频率计，到数码管显示，烧入板中，显示乱码，不知道什么问题，也不知道扫描时钟怎么设置，下面程序的CLK，指的是什么？？求大神解答！ LIBRARY IEEE; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity display is port(in7，in6，in5，in4，in3，in2，in1，in0:in std_logic_vector(3 downto 0); lout7:out std_logic_vector(7 downto 0); SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0); clk:in std_logic ); end display; architecture phtao of display is signal s:std_logic_vector(2 downto 0); signal lout4:std_logic_vector(3 downto 0); begin process (clk) begin if (clk'event and clk='1')then if (s="111") then s<="000"; else s<=s+1; end if; end if; sel<=s; end process; process (s) begin case s is when "000"=>lout4<=in6; when "001"=>lout4<=in5; when "010"=>lout4<=in4; when "011"=>lout4<="0000"; when "100"=>lout4<=in3; when "101"=>lout4<=in2; when "110"=>lout4<=in1; when "111"=>lout4<="0000"; when others=>lout4<="XXXX"; end case; case lout4 is when "0000"=>lout7<="00111111"; when "0001"=>lout7<="00000110"; when "0010"=>lout7<="01011011"; when "0011"=>lout7<="01001111"; when "0100"=>lout7<="01100110"; when "0101"=>lout7<="01101101"; when "0110"=>lout7<="01111101"; when "0111"=>lout7<="00000111"; when "1000"=>lout7<="01111111"; when "1001"=>lout7<="01100111"; when "1010"=>lout7<="00111111"; when "1111"=>lout7<="01000000"; when others=>lout7<="XXXXXXXX"; end case; end process; end phtao; 展开

基于FPGA的数据采集系统怎么做啊？:

基于单片机C51的频率计电路图: 1、要共阴数码显示。2、频率超过2K报警。3、蜂鸣器报警。可测1Hz到5KHz

基于fpga的多路脉冲信号发生器的设计: （1）用Altera公司的FLEX10K器件，设计制作四路脉冲信号源，输出频率范围：25Hz～500Hz；（2）其中各两路信号源频率相同，但有相位差，要求相位差可以调节；（3）具有频率设置功能，频... （1）用Altera公司的FLEX10K器件，设计制作四路脉冲信号源，输出频率范围：25Hz～500Hz；（2）其中各两路信号源频率相同，但有相位差，要求相位差可以调节；（3）具有频率设置功能，频率步进：1Hz；（4）输出信号频率稳定，输出信号占空比连续可调2.5% 至 80%；（5）输出信号上升/下降时间小于100ns；（6）扩展一显示器，分辨率为4位，能够显示频率值及相位差；（7）失真度：用示波器观察时无明显失真。展开

1月突出贡献榜

推荐主页

基于FPGA的频率计或万年历的课程设计

联系我们

关注我们