求基于FPGA的等精度频率计设计毕业论文

宇文化龙0915 2011-12-21 06:18:14 468 浏览

采用等精度测频原理进行数字频率计设计，小车了对被测信号计数产生的误差，测量精度得以提升。本课题要求完成基于FPGA的等精度频率计的应用方案设计，并在DE2-70上进行验证。参数要求：测量信号为方波，频率范围：1HZ~9999Hz 测量误差<0.017% 采用液晶模... 采用等精度测频原理进行数字频率计设计，小车了对被测信号计数产生的误差，测量精度得以提升。本课题要求完成基于FPGA的等精度频率计的应用方案设计，并在DE2-70上进行验证。参数要求：测量信号为方波，频率范围：1HZ~9999Hz 测量误差<0.017% 采用液晶模块进行显示，显示刷下时间1~3秒可调具有清零功能各位大神可以发我QQ邮箱 395107842@qq.com 谢谢了！！展开

参与评论

登录后参与评论

全部评论(2条)

热情的龙逸 2012-05-18 00:00:00

求楼主转发= =万分感谢，QQ邮箱1249689200@qq.com

赞(1)

回复(0)

评论

评论
登录后参与评论
zhangchi123060 2011-12-22 00:00:00

可以看看资料，在ZG通信网上有答案，去搜搜吧

赞(14)

回复(0)

评论

评论
登录后参与评论

热门问答

求基于FPGA的等精度频率计设计毕业论文: 采用等精度测频原理进行数字频率计设计，小车了对被测信号计数产生的误差，测量精度得以提升。本课题要求完成基于FPGA的等精度频率计的应用方案设计，并在DE2-70上进行验证。参数要求：测量信号为方波，频率范围：1HZ~9999Hz 测量误差<0.017% 采用液晶模... 采用等精度测频原理进行数字频率计设计，小车了对被测信号计数产生的误差，测量精度得以提升。本课题要求完成基于FPGA的等精度频率计的应用方案设计，并在DE2-70上进行验证。参数要求：测量信号为方波，频率范围：1HZ~9999Hz 测量误差<0.017% 采用液晶模块进行显示，显示刷下时间1~3秒可调具有清零功能各位大神可以发我QQ邮箱 395107842@qq.com 谢谢了！！展开

急求基于FPGA的频率计设计: 要求：测量范围0.1HZ到50MHZ，测频精度万分之一，脉宽测试范围0.1s到1s，占空比精度1%到99%。（注：软件用的是quartus 2)。各程序的作用介绍详细点（特别是上面几个要求的地方），我会加分的，当然能完成编译和仿真的，我会加的更多。可以百度附件发给我。Z... 要求：测量范围0.1HZ到50MHZ，测频精度万分之一，脉宽测试范围0.1s到1s，占空比精度1%到99%。（注：软件用的是quartus 2)。各程序的作用介绍详细点（特别是上面几个要求的地方），我会加分的，当然能完成编译和仿真的，我会加的更多。可以百度附件发给我。Z后，谢谢。展开

基于FPGA的频率计设计毕业论文。。请高手帮忙，有重谢。。: 通过FPGA运用VHDL编程设计一个数字式频率计，精度范围在1HZ～10KHz，给出实现代码和仿真波形。(运用的软件QUARTUSII) 采用单片机、FPGA等设计并制作一台数字显示的简易频率计。 1.频率计是干什么的? (这是什么东西 1。干什么的 2。参数指标） 2.用FPG... 通过FPGA运用VHDL编程设计一个数字式频率计，精度范围在1HZ～10KHz，给出实现代码和仿真波形。(运用的软件QUARTUSII) 采用单片机、FPGA等设计并制作一台数字显示的简易频率计。 1.频率计是干什么的? (这是什么东西 1。干什么的 2。参数指标） 2.用FPGA 模块化 3.软件介绍 4.总结+附录参考资料展开

基于FPGA 的简易频率计设计: 基于FPGA 的简易频率计设计利用FFT模块（点数512）对信号进行频谱分析，用SignalTap 显示频谱设计程序找出频率值。

基于FPGA的高精度DDS频率计的设计: 课题要求是基于FPGA设计输出100KHz到1MHz +/- 1KHz的正弦波频率， 1KHz步进，并用数模转换器差分电路等得到稳定的正弦波输出。（1） FPGA可采用CYCLONE。（2）熟悉Verilog 和VHDL （3）可通过数码管或LCD显示相关频率数据。求各路大神指点迷津有消息请... 课题要求是基于FPGA设计输出100KHz到1MHz +/- 1KHz的正弦波频率， 1KHz步进，并用数模转换器差分电路等得到稳定的正弦波输出。（1） FPGA可采用CYCLONE。（2）熟悉Verilog 和VHDL （3）可通过数码管或LCD显示相关频率数据。求各路大神指点迷津有消息请联系我详谈重谢！展开

fpga设计的等精度频率计如何测出dds信号发生器产生的正弦信号的频率？: 将正弦信号经ad转换后送入fpga板子，然后该怎么处理？

等精度频率计: 小女子在做毕业设计，谁能帮我设计基于CPLD的等精度频率计的原理图，谢谢！紧急！！！

基于单片机的频率计设计: 设计要求设计一个以单片机为核心的频率测量装置。使用AT89C51单片机的定时器/计数器的定时和计数功能，外部扩展6位LED数码管，要求累计每秒进入单片机的外部脉冲个数，用LED数码管显示出来。(1)被测频率fx＜110Hz，采用测周法，显示频率×××. ×××；fx＞1... 设计要求设计一个以单片机为核心的频率测量装置。使用AT89C51单片机的定时器/计数器的定时和计数功能，外部扩展6位LED数码管，要求累计每秒进入单片机的外部脉冲个数，用LED数码管显示出来。(1)被测频率fx＜110Hz，采用测周法，显示频率×××. ×××；fx＞110Hz，采用测频法，显示频率××××××。(2)利用键盘分段测量和自动分段测量。(3)完成单脉冲测量，输入脉冲宽度范围是100ms～0.1s。(4)显示脉冲宽度要求如下。Tx＜1000ms，显示脉冲宽度×××。Tx＞1000ms，显示脉冲宽度××××。求大神给个程序，给个设计方，您之前给的失效了，谢谢大神展开

基于fpga的信号发生器设计怎么做:

基于FPGA正弦波发生器的设计: 二、设计目标：1）设计一个正弦信号发生器，并确定频率范围；2）实现频率的步进可调功能；3）确定信号发生器的稳定性及其频率精度；4）实现频率和幅度的显示功能。我的QQ：185574352急... 二、设计目标： 1）设计一个正弦信号发生器，并确定频率范围； 2）实现频率的步进可调功能； 3）确定信号发生器的稳定性及其频率精度； 4）实现频率和幅度的显示功能。我的QQ：185574352 急求！！！！！！！！！！！！！！！展开

基于FPGA的频率计或万年历的课程设计: 我们在做基于FPGA的课程设计我选的是频率计（万年历也可以）但是做不出来啊谁有这个报告拜托发一份呗马上就要交了要求基于FPGA 使用Verilog HDL 语言编程序软件是Quartus II 我们用的开发板是DE2-70 有的拜托发一份看用户名就... 我们在做基于FPGA的课程设计我选的是频率计（万年历也可以）但是做不出来啊谁有这个报告拜托发一份呗马上就要交了要求基于FPGA 使用Verilog HDL 语言编程序软件是Quartus II 我们用的开发板是DE2-70 有的拜托发一份看用户名就知道怎么发了拜托了展开

用等精度频率计原理，设计一个以单片机为核心的等精度数字频率计。: 要求画出完整电路原理图（包括输入通道、键盘、显示器等），并编制该数字频率计的监控程序，要求仪器达到的主要技术指标如下：功能：频率测量、周期测量、时间间隔测量；被测信号频率范围：10HZ~30MHZ；全频范围内频率测量和周期测量的精度：<10的负4次... 要求画出完整电路原理图（包括输入通道、键盘、显示器等），并编制该数字频率计的监控程序，要求仪器达到的主要技术指标如下：功能：频率测量、周期测量、时间间隔测量；被测信号频率范围：10HZ~30MHZ；全频范围内频率测量和周期测量的精度：<10的负4次方（不考虑触发误差的影响）；灵敏度：100mV；闸门时间：0.1s、1s。这是我们的作业，请高手指点一二。不要随便复制哦，看清楚题目。谢谢。展开

求基于FPGA的信号发生器毕业设计: 设计一种基于FPGA的新型可调信号发生器，要求通过QuartusII软件及VHDL编程语言设计定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能。... 设计一种基于FPGA的新型可调信号发生器，要求通过QuartusII软件及VHDL编程语言设计定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能。设计要求可产生正弦波、方波、三角波和锯齿波4种波形信号。邮箱：564710692@qq.com 多谢~ 展开

C8051F020和FPGA，等精度频率计，FPGA通过SPI把八位数据发到单片机，要怎么: C8051F020和FPGA，等精度频率计，FPGA通过SPI把八位数据发到单片机，要怎么编程，是在FPGA这边编还是单片机这边编，还是两边都要？要求是硬的SPI，不是软SPI

基于fpga的多路脉冲信号发生器的设计: （1）用Altera公司的FLEX10K器件，设计制作四路脉冲信号源，输出频率范围：25Hz～500Hz；（2）其中各两路信号源频率相同，但有相位差，要求相位差可以调节；（3）具有频率设置功能，频... （1）用Altera公司的FLEX10K器件，设计制作四路脉冲信号源，输出频率范围：25Hz～500Hz；（2）其中各两路信号源频率相同，但有相位差，要求相位差可以调节；（3）具有频率设置功能，频率步进：1Hz；（4）输出信号频率稳定，输出信号占空比连续可调2.5% 至 80%；（5）输出信号上升/下降时间小于100ns；（6）扩展一显示器，分辨率为4位，能够显示频率值及相位差；（7）失真度：用示波器观察时无明显失真。展开

基于EDA的8位十进制频率计设计

基于FPGA数字频率计相位差测量电路的设计: 1、题目内容本设计采用单片机和现场可编程门阵列（FPGA）作为数字相位差计的核心部分。考虑到FPGA具有集成度高，I/O资源丰富，稳定可靠，可现场在线编程等优点，而单片机具有很好的人机接口和运算控制功能，本设计拟用FPGA和单片机相结合，构成整个书记的测... 1、题目内容本设计采用单片机和现场可编程门阵列（FPGA）作为数字相位差计的核心部分。考虑到FPGA具有集成度高，I/O资源丰富，稳定可靠，可现场在线编程等优点，而单片机具有很好的人机接口和运算控制功能，本设计拟用FPGA和单片机相结合，构成整个书记的测控主体。其中，FPGA主要负责采集两个待测信号相位差所对应的时间差，而单片机则负责读取FPGA采集到的数据，并根据这些数据计算待测信号的相位差，同时显示出待测信号相位差。整个系统发挥了FPGA各自的优势，具有高速而可靠的测控能力，具有比较强的数据处理能力，键盘输入及显示控制比较灵活，系统可扩展性能比较好，整个系统性价比比较好。 2、设计的要求一、基本要求设计一个相位差测量电路（1）频率范围：20Hz～100kHz。（2）相位测量仪的输入阻抗≥100kΩ。（3）相位测量误差≤2°。（4）相位差数字显示：相位读数为0°～359.9°，分辨力为0.1°。（5）允许两路输入方波信号峰-峰值可分别在2.5V～5V范围内变化。二、发挥部分（1）能够测量频率。（2）能够测量占空比。（3）在保持相位测量仪测量误差和频率范围不变的条件下，扩展相位测量仪输入正弦电压峰-峰值至0.3V～5V范围。（4）扩大测量波形范围。由于本人大四上班了，没有时间做毕业设计，有的论文给小弟发一份，小弟不胜感激邮箱：1071651353@qq.com 谢谢可以后续加分的哦展开